News Intro Schedule ContestRules Register OldExams ContactUs

  1. 報名日期

    即日起至03月02日12PM時。
  2. 初賽賽程表

    地點:各學校實驗室
    時間 類別 競賽組別
    03月20日(三)08:30~20:30 研究所類 A組 全客戶設計
    大學/研究所類 B組 標準元件數位電路設計
    C組 類比電路設計
    大學類 D組 全客戶設計
    E組 可程式邏輯設計
  3. 初賽成績公佈

    04月13日前。
  4. 決賽賽程表

    地點:國家晶片系統設計中心(新竹CIC)
    時間 類別 競賽組別
    04月24日(三)09:00~21:00 大學類 D組 全客戶設計
    E組 可程式邏輯設計
    04月25日(四)08:30~20:30 研究所類
    大學/研究所類
    A組 全客戶設計
    C組 類比電路設計
    04月26日(五)08:30~20:30 大學/研究所類 B組 標準元件數位電路設計

    • 標準元件數位電路設計:由主辦單位提供指定題目、設計規格及相對應之測試向量,參賽者在限定時間內利用標準元件數位電路設計方式完成符合規格之晶片設計。初賽時僅需完成邏輯閘層次設計(Gate Level Design),決賽時則需完成實體階層設計(Physical Design)。
    • 全客戶設計:由主辦單位提供指定題目及設計規格,參賽者在限定時間內利用全客戶式設計方式 完成符合規格之電路及其相關之佈局與佈局設計之驗證。
    • 可程式邏輯設計:由主辦單位提供指定題目、設計規格及相對應之測試向量,參賽者在限定時間內利用 FPGA 設計流程完成符合規格之FPGA設計。初賽時僅需完成邏輯階層電路設計(Logic Design)並完成功能性驗證 (Functional Simulation);決賽時則需完成符合規格之FPGA設計(包含Logic Design、FPGA Synthesis、Pin Assigment、FPGA P&R、Configuration File Generation與下載電路至系統發展板進行驗證)。
    • 類比電路設計:由主辦單位提供指定題目、設計規格,參賽者在限定時間內利用指定單位所提供之技術檔案完成符合規格之晶片設計(包含pre-simulation、layout、DRC、LVS、post-simulation)。
  5. 決賽成績公佈

    06月13日前決賽成績寄發。
  6. 競賽說明

    • 各類別均比賽一天,初賽採線上報到,決賽採現場報到,競賽當天請依規定時間內辦理報到。
    • 初賽各參賽者於時間內至所選定的地點利用HTTP或FTP 讀取題目、完成電路設計,並將結果 傳送至指定的網址。
    • 初賽各參賽者需於比賽截止時間前將設計檔案傳送至所設立的檔案傳送點,各組交件時間以最後一個檔案上傳時的時間為準。
    • 預定於04月13日前公佈決賽名單於活動網站上。
    • 決賽隊伍如遠道者,則由主辦單位提供住宿地點並補助部分住宿費用。住宿之名額有限,無法全數供應時,以較遠道者優先。
    • 決賽比賽時間為早上八點半至晚上八點半,04月24日(早上八點半)舉行開幕典禮,比賽時間延至九點開始。
    • 決賽當日提供中餐及晚餐便當,並提供飲用水。
    • 初賽與決賽皆以設計規格及完成度評比成績(各分項計分詳見題目中說明),成績相同時以完成時間較早者獲得較佳之名次。
    • 主辦單位將依最後進入決賽之隊伍數,視實際情況需要調整決賽賽程,關於賽程之最新 消息公告,請密切注意網站之訊息。
聯絡網站管理者: icdesign@ee.ncu.edu.tw